当前位置 > 公告通知


blob.png

2018 Cadence Verification Suite Technology on Tour
2018 Cadence Verification Suite 技术巡回展


国家集成电路西安产业化基地联合电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2018 Cadence Verification Suite 技术巡回展”。通过本次研讨会,您将了解到Cadence针对AI芯片,汽车电子,云服务器和移动终端等Billion Gate设计提供的系统级验证全流程和技术解决方案,包括第三代多核并行Simulation平台Xcelium™、基于硬件仿真器Palladium Z1™的simulation加速、新一代用于早期软件开发的FPGA原型验证平台Protium S1™和形式化验证平台Jasper Gold™的最新技术更新。

点击以下城市链接开始报名!

     ü  上海站,5月29日,点击报名! https://www.bagevent.com/event/1471214) 

     ü  西安站,5月31日,点击报名! https://www.bagevent.com/event/1471366

  ü  北京站,6月7日,点击报名! https://www.bagevent.com/event/1471371

酒店地址及交通信息参考:                                                                        

上海站

时间: 2018年5月29日(星期二)

地点:浦东长荣桂冠酒店,2F桂冠1厅

(上海市浦东新区祖冲之路1136号)

西安站

时间:2018年5月31日(星期四)

地点:西安志诚丽柏酒店,20F多功能厅

(西安市高新区高新路46号)

北京站

时间: 2018年6月7日(星期四)

地点:北京丽亭华苑酒店,3F金辉厅(北京市海淀区知春路25号)

会议为免费参加,座位有限,报名从速!

会议咨询: event_cn@cadence.com

 会议日程: 

Time

Session Title

09:00 – 09:30

Registration

09:30 – 10:15

Cadence® Verification Suite Update

10:15 – 10:40

Tea Break

10:15 – 11:00

Xcelium Simulation for 1B Gate Designs

11:00 – 11:45

Using Indago Debug Platform to Improve Debug Efficiency

11:45 – 13:00

Buffet Lunch

13:00 – 13:45

IP Function Signoff with JasperGold® Platform

13:45 – 14:30

Solving Billion-Gate Design Challenge with Palladium® Z1 Platform

14:30 – 15:00

Tea Break

15:00 – 15:45

Reducing Prototyping Bring-Up from Months to Days

15:45 – 16:30

Cadence Verification Solution for AI, HPC, and Cloud Chips

16:30

Wrap-Up and Lucky Draw


   *The agenda is subject to change   

         


                                                                       

Welcome to link us at

blob.png 

©2018 Cadence Design Systems, Inc. All rights reserved.


     Copy right©2007:All Reserved. 西安集成电路设计专业孵化器有限公司 
办公地址:陕西省西安市高新技术产业开发区科技二路77号光电园二层北 办公电话:029-88328230 传真:029-88316024
                     陕ICP备 19002690号 陕公安网备 61019002000194号